产教融合研究院 产教融合大数据云平台

数字IC设计工程师(2024届给北京户口)

15k-25k | 硕士及以上

专业不限 | 招聘人数不限 | 北京市海淀区 | 北京晟芯网络科技有限公司

来源:boss直聘


职位职责:

1、根据设计规格书,制定ASIC芯片模块级架构和详细设计规格书,完成芯片模块的设计,编写相关开发技术文档; 2、根据芯片的功能与性能要求,在软件或硬件仿真平台上进行芯片的功能与性能测试; 3、模块综合、时序分析与相关IP的集成与测试; 任职要求: 1、 计算机、通信、电子及相关专业,硕士及以上学历; 2、 熟练掌握 Verilog/systemverilog/VHDL其中一门语言,能够熟练使用一种仿真工具;熟悉业界主流FPGA芯片、开发流程、工具使用与调试方法; 3、 具备时序分析与逻辑优化能力; 4、